Pada ajang ISSCC 2025, tim konektivitas wireline dari MediaTek memamerkan performa SerDes terbaik di kelasnya untuk kecepatan 212Gb/s dan 106Gb/s, menggunakan transceiver PAM-4 berbasis DSP, dengan jangkauan kanal melebihi 50dB untuk kedua kecepatan tersebut. Teknologi ini juga menunjukkan kepadatan bandwidth shoreline tertinggi serta konsumsi daya yang kompetitif. Seiring meningkatnya kebutuhan akan aplikasi data-intensif seperti AI XPU dan ASIC untuk komputasi performa tinggi (HPC), proses transfer data off-chip kini menjadi hambatan utama. Oleh karena itu, dibutuhkan kecepatan data serial wireline di atas 200 Gb/s untuk mengejar laju permintaan.
Namun, paket chip yang besar dan kompleks dalam sistem ini menghadirkan tantangan besar terhadap integritas sinyal, terutama karena hilangnya sinyal (channel loss) dan refleksi yang signifikan. Untuk mengatasi hal ini, dibutuhkan teknik equalization digital yang canggih—seperti: Feed-Forward Equalization (FFE) yang diperpanjang, Floating taps untuk meredam refleksi, dan Maximum Likelihood Sequence Detection (MLSD) di dalam RX DSP. Selain itu, bagian analog frontend juga harus mendukung bandwidth tambahan dan mengurangi gangguan noise, seiring meningkatnya baud rate sinyal transmisi dan penerimaan. Inovasi agresif baik di sisi analog frontend maupun DSP menjadi krusial demi mencapai performa tinggi dengan efisiensi daya dan area di link 200 Gb/s.
Tak hanya itu, MediaTek juga mempresentasikan makalah kedua yang membahas receiver PAM-4 112 Gb/s berbasis DSP dengan CTLE berbasis resonator LC untuk kompensasi loss lebih dari 52 dB dalam proses fabrikasi 4nm FinFET. Teknologi ini sangat penting untuk mendukung pertumbuhan pesat akselerator AI dan GPU, di mana interkoneksi berkecepatan tinggi dan jarak jauh dengan kecepatan 100 Gb/s atau lebih sudah menjadi kebutuhan umum—misalnya untuk standar Ethernet/Optical atau PCIe 7.0.
Meski transceiver wireline berbasis DSP telah berkembang pesat, kompleksitas sistem jaringan yang terus meningkat menuntut terobosan baru dalam arsitektur SerDes demi memastikan transmisi sinyal yang andal pada kanal jarak jauh. Dalam makalah ini, MediaTek memperkenalkan receiver PAM-4 112 Gb/s yang hemat energi, menggunakan arsitektur CTLE baru dan teknik pengurangan latensi jalur data analog. Inovasi ini juga sangat relevan untuk sistem PCIe 7.0 mendatang yang membutuhkan kecepatan hingga 128 GT/s.
Capaian teknis ini, yang disampaikan di konferensi semikonduktor tahunan paling bergengsi di dunia, membuktikan bahwa MediaTek berada di garis depan dalam pengembangan SerDes 224G. Teknologi wireline ultra-cepat ini menawarkan performa tinggi, keandalan, dan efisiensi daya per bit, menjadikannya solusi ideal untuk pusat data AI, komputasi skala besar, dan infrastruktur jaringan masa depan.
Keahlian SerDes merupakan bagian integral dari penawaran ASIC kami, mendorong akselerasi AI generasi berikutnya serta berbagai aplikasi interkoneksi. Solusi 224G SerDes dari MediaTek telah terbukti di silikon, dan pengembangan untuk generasi berikutnya sudah dimulai. Kami bekerja sama dengan berbagai foundry utama pada proses fabrikasi tercanggih, interkoneksi chip-to-chip, I/O berkecepatan tinggi, memori dalam paket, dan desain paket ultra-besar. Upaya ini juga memungkinkan MediaTek mengoptimalkan performa, konsumsi daya, dan efisiensi area (PPA) melalui pendekatan Design Technology Co-Optimization (DTCO) guna memenuhi kebutuhan spesifik pelanggan di berbagai bidang.
